Astera Labs Gandeng Arm Total Design Percepat Solusi Chiplet untuk Infrastruktur AI

Astera Labs resmi tergabung dalam program Arm Total Design guna mempercepat ekosistem infrastruktur kecerdasan buatan berbasis chiplet yang lebih efisien fleksibel dan siap skala massal Kolaborasi ini mempertemukan Intelligent Connectivity Platform milik Astera Labs dengan arsitektur Arm Neoverse Compute Subsystems sehingga tercipta rangkaian solusi siap pakai bagi perusahaan cloud hiperscale serta pusat data enterprise yang menuntut latensi ultra rendah throughput tinggi dan konsumsi daya minimal Dalam siaran pers yang dikutip pada 14 Oktober 2025 Astera Labs menyatakan bahwa sinergi tersebut akan memperpendek siklus desain hingga enam bulan sekaligus menurunkan total biaya kepemilikan hingga 30 persen melalui pendekatan modular yang memungkinkan integrasi beragam fungsi seperti SerDes berkecepatan 224 Gbps memory controller generasi baru dan konektivitas CXL 3.0 dalam satu paket chiplet yang dapat diproduksi secara massal menggunakan proses 3 nanometer terkini Sebagai informasi Arm Total Design merupakan ekosistem kolaboratif yang dibentuk tahun 2023 dan kini telah menampung lebih dari 30 mitra termasuk pemimpin industri AMD Oracle dan Cadence yang berkomitmen menyediakan intellectual property blok serta referensi desain untuk mempercepat adopsi komputasi heterogen di era AI first

Langkah strategis Astera Labs ini sejalan dengan tren global menuju disaggregated computing di mana setiap fungsi dibuat sebagai chiplet independen lalu dirangkai melalui antarmuka standard seperti UCIe Universal Chiplet Interconnect express untuk membentuk system on package yang lebih besar Konsep chiplet diyakini menjadi kunci untuk menyeimbangkan kebutuhan performa ekstrim versus efisiensi energi khususnya pada beban kerja AI generatif yang menuntut bandwidth memori hingga 100 TBps dan kapasitas cache terdistribusi di atas 1 GB Dalam keterangan persnya Astera Labs menekankan bahwa platform konektivitas mereka akan berfungsi sebagai tulang punggung komunikasi antar chiplet baik untuk skenario near package maupun off package sehingga memungkinkan topologi mesh 2D ring 3D dan bahkan torus 4D yang sangat kompleks Selain itu pendekatan chiplet juga memungkinkan customer melakukan mix and match berbagai IP dari vendor berbeda misalnya menggabungkan Arm Neoverse V3 core untuk komputasi umum NPU khusus inferensi GPU untuk pelatihan dan accelerator domain spesifik untuk workload kriptografi atau video transcode tanpa harus membayar area silikon yang tidak terpakai sehingga secara langsung menekan biaya produksi per chip

Dari sisi teknis Arm Total Design akan menyediakan referensi desain dasar berupa hard macro yang telah difiksasi untuk node 3 nm maupun 5 nm serta IP soft yang dapat disesuaikan ke berbagai foundry seperti TSMC Samsung dan GlobalFoundries Astera Labs akan menyumbangkan portfolio mereka yang terdiri atas Leo Memory Connectivity Platform untuk memperluas bandwidth dan kapasitas memori melalui CXL Aries PCIe 5.0 6.0 Retimer untuk memastikan sinyal tetap berkualitas tinggi meskipun melalui trace panjang pada substrate organic maupun silicon interposer dan Taurus Ethernet Smart Cable Module untuk konektivitas 800 Gbps ke jaringan spine super spine sehingga membentuk end to end low latency fabric Para mitra ekosistem dapat memilih blok mana yang ingin diintegrasikan ke dalam chiplet mereka lalu mengirimkannya ke Arm untuk proses verifikasi interop dan sertifikasi protokol seperti PCIe 6.0 CXL 3.0 dan UCIe 1.1 Proses ini memakan waktu sekitar 8 10 minggu jauh lebih cepat dibandingkan metode desain custom tradisional yang bisa memakan waktu hingga 18 bulan karena setiap blok telah lolos rangkaian pengujian conformance test stress test dan interoperability test di lingkungan lab Arm

Kesuksetan kolaborasi ini tentu tidak lepas dari dukungan infrastruktur software yang matang Arm Total Design telah menyediakan basis firmware open source yang kompatibel dengan Project Cassini SystemReady SR dan PSA Certified sehingga tim software dapat langsung men deploy virtual machine container orchestrator maupun bare metal workload tanpa perlu menulis device driver khusus Astera Labs turut menyertakan middleware bernama Cloud Scale SDK yang berfungsi sebagai abstraction layer untuk mengatur performa memori latensi fabric dan kebijakan failover pada level API sehingga developer aplikasi AI dapat fokus men optimasi model machine learning mereka tanpa harus memahami kerumitan register level hardware Di sisi board support package para vendor dapat menggunakan Yocto layer yang telah disediakan untuk membangun distro Linux custom dengan image size minimal 8 MB saja sangat cocok untuk perangkat edge yang memiliki keterbatasan storage Selain itu referensi desain ini juga mendukung secure boot berbasis OP TEE dan confidential computing yang memanfaatkan Arm CCA Confidential Compute Architecture sehingga data model dan inferensi tetap terenkripsi baik saat transit di fabric maupun saat idle di memori

Prospek pasar untuk solusi chiplet AI ini diproyeksikan sangat cerah Menurut laporan terbaru IDC pasar chiplet di segmen data center diperkirakan tumbuh dari 2 3 miliar dollar AS pada 2024 menjadi 11 7 miliar dollar AS pada 2028 dengan tingkat pertumbuhan tahunan gabungan CAGR 38 persen Faktor pendorong utamanya adalah kebutuhan akan AI accelerators yang scalable efisien dan cepat di pasar serta tekanan untuk menurunkan carbon footprint pusat data yang kini menyumbang sekitar 1 persen konsumsi energi global Astera Labs dan Arm membidik segmen hiperscale yang berencana meluncurkan instance berbasis chiplet pada paruh kedua 2026 dengan target performa per watt 3 kali lipat dibandingkan solusi monolitik 5 nm sebelumnya Sementara itu para original design manufacturer ODM di Taiwan dan Korea Selatan sudah memesan sampel wafer level chiplet untuk diverifikasi di lab mereka masing masing dengan rencana pengiriman massal pada kuartal kedua 2026 sejalan dengan jadwal produksi node 2 nm generasi berikutnya Apabila rencana ini berjalan lancar maka ekosistem Arm Total Design diprediksi akan menguasai lebih dari 45 persem pasar chiplet untuk AI pada 2027 mendominasi kompetitor seperti Intel EMIB AMD X3D dan NVIDIA NVLink C2C yang juga tengah memperkuat strategi chiplet mereka

Iklan Morfotech Butuh solusi IT infrastruktur yang handal untuk mendukung AI workload di perusahaan Anda Morfotech menyediakan jasa konsultasi desain hingga implementasi data center modern berbasis chiplet CXL dan PCIe generasi terbaru Tim ahli kami siap bantu integrasi accelerators memperluas kapasitas memori dan menurunkan latensi hingga ke level mikrodetik Info lengkap hubungi WhatsApp +62 811 2288 8001 atau kunjungi website https://morfotech.id